Вопросы на собеседовании: Инженер-схемотехник

Я делю систему по устойчивым функциональным границам, питанию, пропускной способности и обслуживанию, а не по размеру схемы.

• Я оставляю тесно связанные компоненты на одной плате, если переход через разъём съест запас по таймингам, количеству контактов или целостности питания.
• Шумные силовые узлы и мощные нагрузки я отделяю от чувствительных аналоговых цепей и тактирования, если это упрощает возвратные токи и теплоотвод.
• Заменяемую или часто меняющуюся функцию я выношу в отдельный FRU, только если стоимость разъёма и дополнительные точки отказа оправданы обслуживанием или повторным использованием.
• До фиксации разбиения я задаю для каждого межплатного интерфейса владельца, начальное состояние, пропускную способность, задержку, поведение без питания и при отказе.

Для масштабируемого шасси я обычно начинаю с коммутируемой звезды и добавляю вторую независимую звезду, только если требования по доступности оправдывают её стоимость.

• Звезда даёт каждому слоту выделенный канал и локализует многие отказы линии в одном слоте, однако центральный коммутатор остаётся общим доменом отказа; многоточечная шина подходит лишь при малой суммарной пропускной способности и контролируемой нагрузке ответвлений.
• Число линий и поля контактов я рассчитываю по максимальной требуемой пропускной способности слота, управлению, питанию, землям и реалистичному росту, а не по первой конфигурации продукта.
• По возможности я выбираю пассивный бэкплейн, потому что его проще охлаждать и заменять, но проверяю, закрывается ли бюджет канала на получившейся длине.
• План разъёмов включает ключи, контакты разной длины, идентификацию слота, резервные контакты и достаточно земель для сохранения возвратного пути каждой линии фабрики.

Я выбираю стандарт, чья модель обмена уже соответствует системе, а собственный SerDes-протокол использую лишь тогда, когда PCIe и Ethernet не выполняют жёсткое требование.

• PCIe подходит для доступа хост-устройство с малой задержкой и контролируемой топологии шасси, но перечисление устройств, опорные частоты, дальность и hot-plug требуют системного проектирования.
• Ethernet подходит для маршрутизируемого обмена многие-со-многими, большей дальности и совместимости разных поставщиков ценой пакетных накладных расходов и менее детерминированной задержки.
• Собственная фабрика может снизить задержку или передавать прикладные кадры, но тогда мы отвечаем за обучение канала, восстановление после ошибок, диагностику, верификацию и длительную поддержку FPGA или ASIC.
• Перед выбором я сравниваю полезную пропускную способность, задержку, восстановление, программную экосистему, энергию на бит, дальность через разъём и стоимость квалификации.

Сначала я задаю плоскости соответствия и опираюсь на метрику канала и допустимый входной сигнал приёмника из спецификации протокола, затем распределяю бюджет потерь и отражений между элементами внутри этих плоскостей.

• Я оцениваю вносимые потери на частоте Найквиста протокола и выше, а также возвратные потери, неравномерность вносимых потерь и резонансы, которые скрывает одно значение в дБ.
• Я каскадирую многопортовые S-параметры поставщиков или измерений в реальной топологии, включая переходные отверстия в области выхода от корпуса или разъёма и неиспользуемые ответвления разъёма, затем запускаю статистическую или временную модель протокола.
• Я оставляю запас на разброс производства, износ разъёма, температуру и неопределённость моделей вместо расходования всего номинального лимита.
• До выпуска я сопоставляю модель с импедансными купонами, типовым переходом и измерениями VNA или TDR с удалёнными эффектами оснастки.

Я распределяю глобально только действительно общие опорные сигналы, а каждой плате позволяю локально входить в безопасное состояние и выходить из него под контролем системного протокола.

• Глобальные тактовые сигналы идут по управляемым дифференциальным линиям с заданным терминированием и отдельным выходом буфера на каждую нагрузку, без длинных многоточечных ответвлений.
• Сброс можно активировать асинхронно, но его снятие синхронизируется в каждом принимающем тактовом домене, чтобы избежать метастабильности и нарушения recovery или removal timing.
• Power-good проверяется локально и передаётся системному контроллеру с тайм-аутами, а критическое отключение работает даже при отказе прошивки или шины управления.
• Для медленных общих sideband-сигналов заданы владелец подтяжки, изоляция доменов напряжения, устойчивость к отключённому питанию и защита от залипания в нуле одной платой.

Я ставлю на каждую линейную карту локальный hot-swap узел, который управляет последовательностью контактов, ограничивает пусковой ток и включает основные нагрузки только после стабилизации входа.

• Контакты разной длины сначала соединяют защитную землю; порядок предзаряда, основного питания, управления и детектирования задаётся архитектурой разъёма и контроллера, а enable или interlock не допускает включения нагрузки до полного соединения силовых контактов.
• Hot-swap контроллер, область безопасной работы MOSFET, предел тока и таймер рассчитываются по ёмкости карты, худшему входному напряжению, импедансу источника и допустимой просадке бэкплейна.
• Предзаряд или управляемый подъём тока сохраняет работу соседних слотов, а eFuse или автомат защиты изолирует короткое замыкание без участия прошивки.
• При извлечении предусмотрены отключение нагрузки, разряд накопленной энергии и ограничение дуги на разъёме, чтобы карта и контакты оставались в пределах номиналов.

Я вывожу домены отказов из требуемой непрерывности работы и делаю резервные пути настолько независимыми, чтобы один физический отказ не вывел из строя оба.

• Вычисления, фабрика, питание, охлаждение и управление рассматриваются отдельно, потому что два резервных CPU всё ещё зависят от одной точки отказа, если используют одну частоту, коммутатор бэкплейна или предохранитель.
• Два ввода питания имеют независимую защиту и управляемое ORing-соединение, чтобы короткое замыкание или отключённый источник не подпитывались от исправного пути.
• На границах плат изолируются sideband-сигналы, сбросы и общие шины, иначе залипшая в нуле линия управления может остановить всё шасси.
• Перед заявлением N+1 или двух независимых путей я проверяю общие точки в разъёмах, воздушном потоке, образах прошивки и операциях обслуживания.

Я сохраняю непрерывные возвратные пути высокоскоростных сигналов через интерконнект, а соединения шасси и возврата питания задаю как осознанные пути тока, а не как земли для произвольного объединения.

• Дифференциальные и несимметричные сигналы получают соседние земляные контакты в разъёмах, чтобы возвратный ток не шёл через крепёж или другой кабель.
• Я не разрезаю опорную плоскость высокоскоростной линии, а у каждого перехода между слоями или платами даю близкий низкоиндуктивный путь через землю.
• Экраны кабелей соединяются с шасси на входе коротким низкоимпедансным путём, предпочтительно по всему периметру, а не проводят ток экрана через цифровую землю.
• Связь шасси с землёй схемы выбирается по требованиям безопасности, ESD и излучения, а точки крепления контролируются, чтобы случайные дополнительные связи не создавали непредсказуемые контуры.

Сначала я не позволяю дифференциальной энергии превращаться в синфазную, сохраняя симметрию и непрерывность возвратного пути, и только затем добавляю фильтры.

• Распиновка разъёма, разводка пары, геометрия переходных отверстий и смена опорных плоскостей сохраняют симметрию, потому что преобразование мод в этих местах часто определяет излучение кабеля.
• Экраны внешних кабелей соединяются с шасси на входе с низким передаточным импедансом, а для неэкранированных интерфейсов задаётся синфазный возвратный путь у разъёма.
• Синфазный дроссель я добавляю только после проверки насыщения, дифференциальных вносимых потерь и реальной проблемной частоты, потому что он может сдвинуть резонанс или испортить глаз.
• Архитектуру я проверяю по смешанным S-параметрам и измерениям токовым пробником или ближним полем на типовых кабелях до формальных испытаний на излучение.

Я с самого начала проектирую разбиение плат вместе с корпусом и воздушным потоком, потому что положение разъёмов и теплоотвод могут сделать электрически чистое решение непригодным.

• Компоненты с большим тепловыделением размещаются по реальному воздушному потоку и механическому пути передачи усилия от радиатора с учётом зон запрета для рёбер, крепежа, допусков и сборочного инструмента в ECAD-модели.
• Выбор разъёма учитывает усилие сочленения, компенсацию смещения, число циклов, направляющие карты, радиус изгиба и сумму допусков, а не только контакты и пропускную способность.
• Компоненты с малым температурным запасом или регулярной заменой не попадают в горячую зону выхлопа и доступны без снятия несвязанных плат.
• Пока изменения ещё возможны в ECAD и MCAD, я проверяю отказ вентилятора, пылевую нагрузку, извлечение платы, прокладку кабелей и доступ человека.

Я использую каскадированные и перенормированные многопортовые S-параметры для полной дифференциальной трассы и сравниваю её с метрикой канала протокола, а не только с маской вносимых потерь.

• Sdd21 показывает дифференциальные вносимые потери, Sdd11 и Sdd22 выявляют отражения, а смешанные параметры вроде Scd21 показывают энергию, преобразованную в синфазную моду.
• До доверия модели или измерению поставщика я проверяю опорный импеданс, порядок портов, диапазон частот, пассивность и причинность.
• Корпуса, переходы, отверстия, разъёмы, трассы и кабель каскадируются в физическом порядке, а оснастка исключается до заданных плоскостей соответствия.
• Я исследую резонансы и неравномерность вносимых потерь, затем запускаю COM или специфичный для протокола статистический расчёт глаза, потому что одинаковое затухание может дать разный запас канала.

Я считаю электрический compliance необходимой граничной проверкой и отдельно задаю сквозную совместимость целевых передатчиков, каналов и приёмников.

• Требование к BER включает заданный протоколом уровень ошибок, длительность теста или число битов для нужной достоверности и пределы исправленных ошибок или повторов, которые могут скрыть слабый сырой канал.
• Допуск приёмника, амплитуда и джиттер передатчика, обучение эквалайзера и устойчивость к заданному стрессовому входному сигналу оцениваются в одних и тех же плоскостях соответствия.
• Квалификация охватывает предельные режимы по процессу, напряжению и температуре и допустимые настройки эквалайзера, чтобы канал имел запас за пределами одной номинальной точки.
• Критерии выпуска охватывают типовые комбинации поставщиков и количественный запас сверх предела compliance, а не один снимок открытого глаза.

Я совместно настраиваю FFE передатчика и CTLE или DFE приёмника по измеренному каналу, используя лишь необходимую для восстановления запаса коррекцию.

• Предыскажение передатчика компенсирует предсказуемые высокочастотные потери, но расходует амплитуду и может усилить перекрёстные помехи и излучение, поэтому максимальные коэффициенты редко оптимальны.
• CTLE восстанавливает высокочастотные составляющие, но также усиливает шум, а DFE убирает посткурсорную межсимвольную интерференцию без усиления шума ценой возможного распространения ошибок решения.
• Я использую модель канала для сужения пространства коэффициентов, затем подтверждаю обучение и BER во всём диапазоне процесса, напряжения, температуры и на типовых конечных устройствах.
• Если оптимум находится на пределе эквалайзера, я считаю это проблемой архитектуры канала, а не выпускаю хрупкую настройку.

Я использую редрайвер для канала с умеренными потерями и приемлемым джиттером, а ретаймер, когда каналу нужна новая граница восстановления частоты и данных.

• Редрайвер дешевле, экономичнее и даёт меньшую задержку, но его линейная коррекция не убирает накопленный джиттер и не восстанавливает полностью закрытый входной глаз.
• Ретаймер восстанавливает частоту и данные и делит длинный канал на два соответствующих сегмента, но добавляет зависимость от протокола, требования к опорной частоте, прошивку, тепло и работу по совместимости.
• Редрайвер я ставлю после основной области потерь, сохраняя допустимую длину его выхода, а ретаймер размещаю так, чтобы оба окружающих сегмента отдельно укладывались в его входной и выходной бюджеты.
• Решение принимается по S-параметрам сегментов, устойчивости к джиттеру, обучению, режимам питания и восстановлению после отказа, а не только по общей длине трассы.

Я задаю бюджет шума на входе приёмника и распределяю его между связью в разъёме, связью переходных отверстий, трассировкой и преобразованием дифференциальной моды в синфазную.

• Я анализирую худшие назначения соседних линий и суммирую одновременно активные источники с их реальной корреляцией, а не цитирую NEXT одной пары.
• Земляные контакты, расстояние между парами, короткие участки развязки, симметричные антипады и удаление шлейфов отверстий обратным сверлением или глухими переходами снижают связь в источнике.
• Смешанные S-параметры выявляют преобразования Scd и Sdc, которые пропускает обычная дифференциальная характеристика потерь, особенно на асимметричных переходах разъёма.
• Я моделирую полное поле контактов и проверяю типовой купон, потому что изолированная модель одной пары от поставщика может не включать главные соседние ряды и отверстия.

Я закрываю setup и hold на приёмнике для обоих предельных случаев, включая путь данных, путь передаваемого тактового сигнала и все источники относительной неопределённости.

• Бюджет включает clock-to-out передатчика, перекос в корпусе, рассогласование PCB, setup и hold приёмника, искажение скважности, джиттер и разброс процесса, напряжения и температуры.
• Я использую минимальное и максимальное время пролёта, а не номинальное выравнивание длин, потому что выход из корпуса и разные опорные слои могут доминировать над видимой длиной PCB.
• Центрирование фазы тактового сигнала или DLL может сдвинуть точку выборки, но диапазон, шаг и добавленный джиттер такого блока остаются частью бюджета.
• Ограничения выводятся из оставшегося временного окна и проверяются post-layout экстракцией и IBIS-моделированием, а затем по возможности сопоставляются с измерением на выводах приёмника.

Я использую общую опорную частоту, когда её можно распределить по топологии с чистым и ограниченным перекосом, а независимые источники выбираю, когда важнее модульность или изоляция отказов.

• Общая опорная частота упрощает компенсацию расхождения частот и часто снижает требования к эластичному буферу, но дерево fanout становится общей зависимостью по дальности и шуму.
• Независимые источники поддерживают hot-plug и раздельно питаемые платы, но протокол должен обеспечивать компенсацию частот, асинхронную буферизацию или заданную архитектуру вроде SRIS.
• Режим SSC, допуск ppm, ретаймеры и пределы CDR должны соответствовать правилам протокола для common-clock, SRNS или SRIS; их нельзя выводить только из типа разъёма.
• Я включаю в решение запуск, пропадание тактового сигнала и извлечение платы, потому что архитектура, работающая только в установившемся режиме, неполна.

Я начинаю с допустимого джиттера приёмника и двигаюсь назад через передаточные функции тактирования, а не складываю все RMS-значения из спецификаций.

• Фазовый шум генератора интегрируется в заданной протоколом полосе, а полоса PLL определяет, какой шум опорника проходит и где начинает доминировать шум VCO.
• Некоррелированные составляющие генератора, PLL, fanout и питания складываются как корень суммы квадратов, а коррелированные спуры и детерминированный джиттер учитываются явно.
• Для каждой ветви fanout задаются добавленный джиттер, перекос, целостность сигнала и предел нагрузки, а неиспользуемые выходы и терминирование оформляются по требованиям поставщика.
• Итоговый тактовый сигнал я проверяю у потребителя измерением фазового шума или джиттера с той же полосой и фильтрацией, что использованы в требовании.

Я считаю рельсы SerDes и тактирования частью пути таймингов и бюджетирую преобразование шума питания в джиттер вместе с потерями канала.

• Я объединяю заданную производителем или измеренную передаточную функцию преобразования шума питания в фазу или джиттер со спектром смоделированного шума рельса; PSRR применяю только при явно заданной связи с рассматриваемым тактовым трактом.
• Импеданс корпуса и платы моделируется вместе с регулятором, развязкой и динамической нагрузкой, чтобы антирезонансы были видны, а не скрывались количеством конденсаторов.
• Чувствительному рельсу может потребоваться отдельный регулятор или демпфированный фильтр, но я не ставлю феррит, который создаст высокодобротный пик или провалит требование по переходному процессу.
• Для корреляции я нагружаю основные потребители и одновременно измеряю спектр рельса, фазовый шум тактового сигнала и ошибки канала, что отделяет связь через питание от потерь трассы.

Я задаю технологичное семейство стеков с общими правилами импеданса, позволяя каждой плате менять толщину или число слоёв без изменения поведения интерфейсов.

• Каждый высокоскоростной слой имеет непрерывную соседнюю опорную плоскость; при переходе между слоями с одной общей землёй ставится близкий земляной переход, а при смене опорного потенциала проектируется отдельный низкоиндуктивный возвратный путь, например подходящий stitching-конденсатор.
• Целевые значения вроде 50 Ом для несимметричной или 85 и 100 Ом для дифференциальной линии берутся из спецификации интерфейса, а не из общего предпочтения платформы.
• Для самых быстрых каналов я включаю шероховатость меди, стеклоткань, долю смолы, металлизацию и производственный допуск в пределы полевого расчёта.
• Производители плат и бэкплейна делают купоны контролируемого импеданса, а переходы разъёмов настраиваются под реальные готовые стеки, а не под типовую геометрию трасс.